臺積電于 12 月 29 日在臺南科學園區舉辦 3nm 量產暨擴廠典禮，正式宣布啟動 3nm 大規模生產。三星幾個月前開啟了 N3(3nm)工藝芯片制造，但臺積電的良率明顯更好。

　　據 Business Next 報道，專門研究半導體的分析師和專家估計，目前臺積電的 N3 良率可能低至 60% 至 70%，或者高至 75% 至 80%，這對第一批產品來說已經相當好。同時，金融分析師 Dan Nystedt 在推特上表示，臺積電目前 N3 良率與 N5 良率在上升初期相似，其良率可能高達 80%。

　　相比之下，三星代工在早期階段的 3GAE 工藝良率在 10% 到 20% 不等，而且沒有改善。

　　由于臺積電目前商業化生產 N3 設計數量有限(據推測幾乎不超過三塊 IC)，而且良率相關數據是該代工廠及其客戶的商業機密，因此還無法對臺積電的 N3 良率有多高或多低做出具體判斷。

　　此外，考慮到圍繞初始 N3 節點(又稱 N3B)的傳言，蘋果可能是唯一一家采用這項技術的公司，其他開發商預計將使用更穩定一些的 N3E 改進工藝。

　　IT之家獲悉，臺積電將采用產能有限 N3 節點工藝，然后在 2023 年晚些時候轉向更穩定、更高效的全面生產的 N3E，隨后在 2024 年轉向 N3P，這一年臺積電還將在新竹工廠將其 2nm GAA 工藝投入試生產，并在 2025 年進行大規模生產。

　　臺積電官網顯示，其 3nm 制程工藝是 5nm 之后的另一個全世代制程，具備最佳 PPA 及電晶體技術。同 5nm 制程工藝相比，3nm 制程工藝的邏輯密度將增加約 70%，在相同功耗下速度提升 10-15%，或者在相同速度下功耗降低 25-30%。
　　（碼上科技）